第1篇 芯片設(shè)計(jì)工程師崗位職責(zé)
1、 負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。
2、 參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
3、 參與數(shù)字soc芯片模塊級的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測)設(shè)計(jì),低功耗設(shè)計(jì)等。
4、 負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
5、 精通tcl或perl腳本語言優(yōu)先。
崗位要求:
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識。 主要職責(zé):
1、 負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。
2、 參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
3、 參與數(shù)字soc芯片模塊級的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測)設(shè)計(jì),低功耗設(shè)計(jì)等。
4、 負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
5、 精通tcl或perl腳本語言優(yōu)先。
崗位要求:
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識。
第2篇 數(shù)字芯片設(shè)計(jì)工程師崗位職責(zé)
數(shù)字芯片設(shè)計(jì)工程師 按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)
1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。
2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。
3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺,參與芯片的數(shù)字部分測試。
1、全日制本科或以上學(xué)歷,電子、電氣、自動化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。
2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。
3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡單的控制狀態(tài)機(jī)等數(shù)字模塊。
4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。
按項(xiàng)目需求,完成ic中數(shù)字控制接口等相關(guān)數(shù)字電路工作的設(shè)計(jì)
1、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的低速數(shù)字電路通信的接口模塊(i2c,spi,uart等)。
2、根據(jù)系統(tǒng)工程師的要求,設(shè)計(jì)相應(yīng)的寄存器控制模塊,校驗(yàn)算法,狀態(tài)機(jī)。
3、熟悉后端流程,可將驗(yàn)證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗(yàn)證,搭建mcu,fpga的驗(yàn)證平臺,參與芯片的數(shù)字部分測試。
1、全日制本科或以上學(xué)歷,電子、電氣、自動化、計(jì)算機(jī)/軟件或相關(guān)專業(yè)。
2、有一定的數(shù)字電路基礎(chǔ),熟悉通用接口協(xié)議,如i2c,spi, uart等;能夠自主完成數(shù)字電路模塊再fpga上的驗(yàn)證。
3、能熟練使用nc verilog, modelsim等數(shù)字rtl設(shè)計(jì)工具,能自主開發(fā)簡單的控制狀態(tài)機(jī)等數(shù)字模塊。
4、熟悉cadence encounter,primetime等后端工具,若有后端設(shè)計(jì)經(jīng)驗(yàn),優(yōu)先考慮。
第3篇 芯片設(shè)計(jì)工程師崗位職責(zé)以及職位要求
芯片設(shè)計(jì)工程師職位要求
1.具有3年以上ic dft/邏輯綜合經(jīng)驗(yàn)，具備40nm或28nm流片經(jīng)驗(yàn)優(yōu)先；
2.熟練掌握相關(guān)eda軟件；
3.良好的文檔書寫能力，具備一定的英文讀、寫、聽、說能力；
4.具備良好的團(tuán)隊(duì)合作精神和協(xié)調(diào)溝通能力；
5.電子類相關(guān)專業(yè)本科或以上學(xué)歷。
芯片設(shè)計(jì)工程師崗位職責(zé)
1.邏輯綜合，形式驗(yàn)證及靜態(tài)時(shí)序分析；
2.規(guī)劃芯片總體dft方案；
3.實(shí)現(xiàn)scan，boardary scan，bist和analog micro測試等機(jī)制，滿足測試覆蓋率要求；
4.測試向量生成及驗(yàn)證，參與ate上測試向量的調(diào)試；
5.編寫文檔，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。
第4篇 芯片設(shè)計(jì)崗位職責(zé)
負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。
參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
參與數(shù)字soc芯片模塊級的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測)設(shè)計(jì),低功耗設(shè)計(jì)等。
負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
精通tcl或perl腳本語言優(yōu)先。
崗位要求:
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識。 主要職責(zé):
負(fù)責(zé)soc模塊設(shè)計(jì)及rtl實(shí)現(xiàn)。
參與soc芯片的子系統(tǒng)及系統(tǒng)的頂層集成。
參與數(shù)字soc芯片模塊級的前端實(shí)現(xiàn),包括dc,pt,formality,dft(可測)設(shè)計(jì),低功耗設(shè)計(jì)等。
負(fù)責(zé)數(shù)字電路設(shè)計(jì)相關(guān)的技術(shù)節(jié)點(diǎn)檢查。
精通tcl或perl腳本語言優(yōu)先。
崗位要求:
1、電子工程類、微電子類相關(guān)專業(yè)碩士研究生以上學(xué)歷;5年以上工作經(jīng)驗(yàn),具有成功芯片流片經(jīng)驗(yàn)優(yōu)先;
2、具備較強(qiáng)的溝通能力和團(tuán)隊(duì)合作意識。
第5篇 芯片邏輯設(shè)計(jì)崗位職責(zé)
芯片設(shè)計(jì)(邏輯設(shè)計(jì))工程師 九州華興集成電路設(shè)計(jì)(北京)有限公司 九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興 (1)數(shù)字邏輯設(shè)計(jì)工程師:
要求:碩士,2年以上數(shù)字前端設(shè)計(jì)經(jīng)驗(yàn)。加分項(xiàng):有dma模塊設(shè)計(jì)經(jīng)驗(yàn)。
(2)數(shù)字邏輯設(shè)計(jì)(驗(yàn)證)工程師:
要求:碩士,1年以上數(shù)字前端設(shè)計(jì)經(jīng)驗(yàn)。熟悉pcie協(xié)議,有相關(guān)設(shè)計(jì)經(jīng)驗(yàn)。
(3)fpga設(shè)計(jì)工程師:負(fù)責(zé)與板卡和fpga相關(guān)問題的調(diào)試、解決、fpga邏輯設(shè)計(jì)。
要求:熟悉fpga邏輯設(shè)計(jì),熟練使用quartus ii 調(diào)試分析altera fpga。兩年以上工作經(jīng)驗(yàn)。
